선단 공정 경쟁력은 나노 숫자만으로 비교할 수 있을까

성능과 전력의 비교 조건 맞추기

공정 발표의 성능 향상 수치는 같은 전력에서 측정한 것인지, 전력 감소 수치는 같은 성능에서 측정한 것인지 확인해야 합니다. 두 조건이 다른 개선 수치를 동시에 달성하는 것으로 합산하면 과장됩니다. TSMC의 연차보고서에는 공정 개발과 생산 기술에 대한 설명이 있으므로 먼저 각 기술의 용도와 단계부터 읽는 것이 좋습니다. 실제 고객 제품에는 회로 구성, 메모리와 입출력 비중, 설계 도구의 성숙도가 영향을 주므로 공정만으로 완제품 성능을 설명하기 어렵습니다.

면적 감소와 양품 원가를 연결하기

칩 면적이 작아지면 웨이퍼 한 장에서 얻을 수 있는 후보 칩 수가 늘어날 가능성이 있습니다. 그러나 웨이퍼 가공 비용과 설계 비용까지 올라가면 최종 칩 원가가 반드시 낮아지는 것은 아닙니다. ASML의 노광 원리 설명은 회로 패턴을 웨이퍼에 형성하는 과정을 이해하는 데 도움이 됩니다. 투자 분석에서는 복잡해진 공정의 비용을 양품 수 증가가 얼마나 상쇄하는지 묻습니다. 초기에는 낮은 수율 때문에 원가가 높고, 생산 경험이 쌓인 뒤 경제성이 바뀌는 시나리오를 나눌 수 있습니다.

모든 회로를 최신 공정에 넣을 필요는 없다

제품의 어떤 부분이 미세화로 큰 이익을 얻는지 구분해야 합니다. 연산 회로와 입출력 회로는 비용과 성능의 최적점이 다를 수 있습니다. 한 기업이 선단 공정 비중을 늘린다는 사실만으로 전체 제품의 수익성이 높아졌다고 결론 내리지 않습니다. 공정 선택에 따른 설계비 회수에는 판매량도 중요합니다. 예상 판매가 적은 제품은 더 비싼 초기 설계비를 분산하기 어려우므로 기술적으로 앞선 선택과 경제적으로 유리한 선택이 항상 일치하지 않을 수 있습니다. 설계 도구와 검증된 회로 자산의 확보 여부도 양산 준비 수준을 읽는 항목입니다. 공정 발표와 고객이 실제 제품을 설계해 판매할 수 있는 시점 사이에는 추가 작업이 필요할 수 있습니다.

확인할 항목

• 같은 성능 또는 같은 전력의 비교인지 확인
• 양산 일정과 개발 시연 단계 구분
• 칩 면적 대신 실제 양품 원가 계산
• 추가 설계비를 회수할 판매량 점검